​ ​ ​ ​ Résistance d'entrée d'un port ADC.
Results 1 to 7 of 7

Thread: Résistance d'entrée d'un port ADC.

  1. #1
    Senior Member
    Join Date
    Oct 2011
    Location
    france
    Posts
    1,228

    Default Résistance d'entrée d'un port ADC.

    Hello, quelqu'un a une idée ?

    Merci.
    Qui ne supporte la critique ne progressera point.

  2. #2
    Senior Member
    Join Date
    Jan 2010
    Location
    34 France
    Posts
    3,918

    Default

    Bonjour Georges,
    En principe, on conseille de ne pas dépasser 10k d’impédance de source. Je ne sais si ça répond à ta question!
    S'il n'y a pas de solution, c'est qu'il n'y a pas de problème . (Les Shadoks)

  3. #3
    Senior Member
    Join Date
    Oct 2011
    Location
    france
    Posts
    1,228

    Default

    Merci, Piem, mais ... Non.

    Cette préconisation, sur les 16FXXX semble liée au temps de conversion (charge de la capa interne).
    Certains fondeurs vont même jusqu'a préconiser de pas monter au dessus de 2K, pour des conversions rapides.

    Je précise un peu ma demande.

    Je calcule un bête diviseur, pour mesurer une tension sur l'ADC.
    Normalement, je ne me préoccupe pas de la résistance interne de la bête.


    MAIS ! Voilà t y pas que la tension d'entrée max va tourner autour de 1000V.
    Du coup, je peux diviser par 1M et 5K, par exemple (4.97V)
    Pour faire mieux, je pourrais diviser par 10M et 50K. Sauf que là, la résistance interne de l'entrée ADC va commencer a intervenir sérieusement. .

    Je sais, un AOP en suiveur peut résoudre le problème.

    N’empêche, que pour la simu, j'aimerais savoir quelle résistance mettre en //, sur le bas du diviseur.
    Last edited by jojojo; 27-05-2018 at 18:37.
    Qui ne supporte la critique ne progressera point.

  4. #4
    Senior Member
    Join Date
    Jan 2010
    Location
    34 France
    Posts
    3,918

    Default

    Si tu n'as pas besoin d'une fréquence de mesure importante, à mon avis, tu peux pallier ce problème en mettant une capa en // sur le bas du diviseur, ce qui permet de charger rapidement le Chold de l'entrée ana.
    S'il n'y a pas de solution, c'est qu'il n'y a pas de problème . (Les Shadoks)

  5. #5
    Senior Member
    Join Date
    Oct 2011
    Location
    france
    Posts
    1,228

    Default

    Pas pigé, là ...???
    Qui ne supporte la critique ne progressera point.

  6. #6
    Senior Member
    Join Date
    Jan 2010
    Location
    34 France
    Posts
    3,918

    Default

    Quote Originally Posted by jojojo View Post
    Pas pigé, là ...???
    Le problème est que ton diviseur ne te permet pas de charger le Condo (Chold) d'entrée du CAN pendant le temps d'acquisition, compte tenu du courant trop faible. C'est pour cela qu'en mettant une capa sur l'entrée ana, elle a le temps, elle, de se charger a une valeur juste entre deux acquisitions, et de délivrer rapidement l'énergie de charge du Chold lors de la fermeture de l'échantillonneur-bloqueur.
    En fait tu n'as pas de R parasite en // de ta R du diviseur. Au pire tu as un courant de fuite des jonctions internes qui est je crois de l'ordre de 5 nA.
    Last edited by PieM; 27-05-2018 at 21:24.
    S'il n'y a pas de solution, c'est qu'il n'y a pas de problème . (Les Shadoks)

  7. #7
    Senior Member
    Join Date
    Oct 2011
    Location
    france
    Posts
    1,228

    Default

    Un grand merci, Piem.

    Ça s’éclaircit, là.
    Qui ne supporte la critique ne progressera point.

Bookmarks

Posting Permissions

  • You may not post new threads
  • You may not post replies
  • You may not post attachments
  • You may not edit your posts
  •